| 테라비트급 8나노미터(nm) 플래시 메모리 개발 성공 |
한국과학기술원(총장 서남표) 전자전산학과 최양규 교수팀과 나노종합팹센터(소장 이희철)는 공동연구를 통하여 실리콘 나노선(silicon nanowire)과 SONOS(Silicon-Oxide-Nitride-Oxide-Silicon) 기술을 결합하여 세계에서 가장 작은 8nm급 3차원 차세대 비휘발성 플래시 메모리 소자를 개발하는데 성공하였다. 이번에 개발된 3차원 메모리 소자는 전자의 이동 통로인 실리콘 나노선 위에 산화막-질화막-산화막(Oxide-Nitride-Oxide, ONO)을 차례로 쌓아 올리고 이렇게 형성된 게이트 절연막(ONO)과 실리콘 나노선을 게이트가 3차원적으로 감싸고 있는 새로운 형태의 비휘발성 메모리 구조이다. 핵심 기술인 전자선을 이용한 초미세 나노선과 우수한 게이트 절연막 형성 기술은 과학기술부에서 지원하여 구축된 세계 최고 수준의 나노종합팹센터 장비와 기술진들의 도움으로 개발되었다. ※ 8nm 반도체 기술은 성인 머리카락 두께의 1만2천분의 1에 해당되는 기술임. 개발된 메모리 소자는 실리콘 나노선 위에 기존의 전하 저장층인 도체형 부유게이트(Floating Gate) 대신, 전하 저장장소(트랩, Trap)를 많이 갖고 있는 부도체형의 질화막에 전하를 저장시키는 SONOS(Silicon gate-Oxide -Nitride-Oxide-Silicon channel) 구조를 결합시킨 것이다. 또한 부도체인 질화막에 전하를 저장함에 따라 인접한 메모리 소자간의 정보 간섭을 줄일 수 있는 장점이 있다. 이번 성과는 기존의 비휘발성 메모리 기술의 한계를 일보 진전시킨 의미 있는 연구 결과로 ‘황의 법칙’이 10nm급 이하까지 유지될 수 있다는 가능성을 제시했으며, 오는 6월 12일 일본 교토에서 개막되는 국제 학술회의인 “초고집적회로 국제학회(Symposium on VLSI Technology)”에서 발표될 예정이다. 그러나 본 소자구조를 이용한 비휘발성 메모리의 상용화를 위해서는 게이트 선폭보다 넓은 면적을 차지하고 있는 ONO 박막 두께를 낮추기 위한 초박막 형성 기술 및 물성 개선연구가 선행되어야 하고, 궁극적으로 대체 절연막을 찾는 재료 연구가 병행되어야 한다. 이번 공동 연구개발을 통하여 얻은 차세대 비휘발성 메모리 원천기술 및 응용기술은 공동개발 완료 후 실용화와 상용화를 목적으로 하고 있으며, 연구를 통해 얻은 기술 정보, 연구 인력, 노하우 등을 산업체에 제공하여 향후에 우리나라가 세계 반도체 시장에서 유리한 입지를 확보하는데 기여할 수 있도록 할 계획이다. 이러한 실리콘 나노선과 SONOS를 응용한 3차원 비휘발성 메모리 소자기술을 적용하는 경우 낸드플래시 시장 창출 효과는 10년간 250조원이 넘을 것으로 예상되며, 반도체 기술이 정보통신과 나노바이오 등 관련 산업에 미치는 파급효과까지 고려하는 경우 그 경제적 부가가치는 계산하기 힘들다. 용어 설명 ○ 1 nm : 10억분의 1 m 이며, 머리카락 굵기의 십만분의 일 정도의 크기를 의미한다. ○ 비휘발성 메모리 (Non-Volatile Memory) : 전원공급이 중단되면 기억된 데이터가 모두 사라지는 DRAM과는 달리 전원공급이 중단되어도 데이터가 소실되지 않고 보존되며 전기적으로 프로그래밍과 소거가 반복적으로 가능한 기억장치. ○ 낸드플래시 (NAND Flash) : 대용량화에 유리한 비트 선과 접지선 사이에 저장 단위인 셀을 직렬로 배치된 플래시 메모리로서 도시바가 최초로 개발했다. 값이 싸고 구조가 간단하여 집적도가 높은 장점과 읽기 속도가 노아플래시에 비하여 상대적으로 느리다는 단점을 가지고 있다. ○ 1테라 NAND 플래시 : 엄지 손톱만한 크기의 칩 속에 12,500년분의 신문기사와 50만곡의 MP3 파일, 1,250편의 DVD 영화를 저장할 수 있으며, 최고 해상도 사진 100만장을 동시에 저장할 수 있고, 나노소자 칩을 가로변, 세로 변에 각 각 10개씩 배열하여 휴대하고 다니면 한 사람이 일생동안 보고 들은 것을 모두 저장할 수 있는 용량임. ○ 노아플래시 (NOR Flash) : 비트 선과 접지선 사이에 셀이 병렬로 배치된 플래시 메모리로서 인텔이 최초로 개발했다. 주변회로가 간단하고 읽기 속도가 낸드 플래시에 비하여 빠르다는 장점을 가지고 있으나 각 셀마다 비트선의 접촉전극이 필요하므로 NAND형에 비하여 셀 면적이 커지는 단점이 있다. ○ 부유게이트 (Floating Gate) 기술 : 1971년 비휘발성 메모리가 첫 개발된 이래 36년간 상용화에 적용되어 온 구조로, 전하를 도체인 부유게이트에 저장하는 기술이다. 전하가 저장되는 부유게이트 상부에 컨트롤 게이트가 존재하는 복층 구조가 특징 중의 하나이다. 50나노 이하로 선폭이 감소하고, 집적도가 증가하면, 두꺼운 `부유게이트+컨트롤게이트` 층과 인접한 메모리 소자간의 간섭 효과 (Cross Talk) 가 큰 문제점이다. ○ SONOS (Silicon Gate-Oxide-Nitride-Oxide-Silicon Channel) 기술 : 높은 컨트롤 게이트전압으로 전하를 실리콘기판으로부터 상부의 얇은 산화막으로 터널링시켜 도체의 부유게이트에 저장시키는 기술적 문제들을 해결하기 위해 실리콘기판과 컨트롤 게이트 사이에 도체형 부유게이트 대신 산화막-질화막-산화막 (ONO) 의 부도체 층을 삽입하여 터널링된 전하가 질화막내의 전하저장장소 (트랩, Trap)에 저장되는 메커니즘을 이용한 전하트랩형 소자 기술이다. SONOS 기술을 이용하는 경우 전하가 저장되는 전하저장층의 두께를 10분의 1 수준으로 줄일 수 있으며 부도체를 전하저장층으로 사용함에 따라 인접한 메모리 소자간의 정보간섭 문제를 해결한 기술. ○ 간섭 효과 (Cross Talk) : 인접한 메모리 소자 사이에, 외부 전계의 영향을 받아 선택되지 않은 메모리 소자의 상태가 변하는 현상으로, 메모리 집적도가 높아지면서 단위 메모리 소자끼리 서로 가까워져 소자 간 간섭이 발생하여 오동작 발생. ○ 황의 법칙 : 반도체 메모리의 용량이 1년마다 2배씩 증가한다는 이론이다. 1960년대에 반도체 시대가 시작되면서 인텔사(社)의 공동설립자인 고든 무어(Gordon Moore)는 마이크로칩에 저장할 수 있는 데이터 용량이 18개월마다 2배씩 증가하며 PC가 이를 주도한다는 이론을 제시하였다. 이를 '무어의 법칙'이라고 한다. 실제 인텔사의 반도체는 이러한 법칙에 따라 용량이 향상되었다. 그러나 2002년 국제반도체회로학술회의(International Solid Sate Circuits Conference;ISSCC)에서 삼성전자 반도체총괄 겸 메모리사업부장의 황창규(黃昌圭) 사장이 '메모리 신성장론'을 발표하였다. 그 내용은 반도체의 집적도가 2배로 증가하는 시간이 1년으로 단축되었으며 무어의 법칙을 뛰어 넘고 있다는 것이었다. 그리고 이를 주도하는 것은 모바일 기기와 디지털 가전제품 등 non-PC분야라고 하였다. 이 규칙을 황창규 사장의 성을 따서 '황의 법칙'이라고 한다. 실제 삼성전자는 1999년에 256M 낸드플래시메모리를 개발하고, 2000년 512M, 2001년 1GB, 2002년 2GB, 2003년 4GB, 2004년 8GB 제품을 개발하여 그 이론을 실증하였다. |
저작권자 © 디지털포스트(PC사랑) 무단전재 및 재배포 금지
